0章节　　随着科学的发展和微电子技术的不断创新，嵌入式系统的应用于更加多，并已普遍渗透到各个领域。嵌入式系统是以应用于为中心，以电子技术和计算机技术为基础，软硬件可剪裁，能适应环境应用于系统对功能、可靠性、稳定性、成本、体积、功耗等多方面严格要求的专用计算机系统。　　在嵌入式系统的设计中，低功耗设计技术沦为许多设计人员渐渐注目的问题，其原因在于嵌入式系统已被更加多的应用于在便携式和移动性较强的产品中，而这些产品往往要靠电池来供电。

实质上，这些年来，有关电池的储能密度并没获得大的变革。而对于便携设备，特别是在是手执消费品而言，如果依靠提升电池容量来提升续航能力，或许并不几乎切合实际。因此，为提升设备性能，设计人员更加必须从每一个细节考虑到减少硬件系统本身的能耗。

从而尽量地缩短电池的用于时间。事实上，低功耗设计也早已沦为一个更加急迫的问题，因而应当从硬件和软件两个方面来考虑到嵌入式系统中的低功耗设计。

　　1硬件的低功耗设计　　1.1硬件电路器件　　由于现在绝大部分电路皆使用集成电路CMOS工艺技术，这与以前的TTL工艺比起，本身就早已起着了减少电子元器件和整体系统功耗的起到，因此，应当之后多使用CMOS集成电路工艺技术。另外，由于使用CMOS构建工艺技术，其电路静态功耗较小(可忽略不计)，而动态功耗较小，因为动态功耗是指电路低低电平旋转时产生的功耗，在电路低低电平旋转跳变沿期间，电流相当大，不存在较小功耗，所以，减少硬件电路功耗主要是减少电路动态功耗。动态功耗公式为：　　其中，P代表CMOS芯片的动态功耗，C代表CMOS芯片的阻抗电容，V和f分别代表CMOS芯片的工作电压和工作频率。由公式由此可知，COMS硬件集成电路的功耗与工作电压和工作频率之间有紧密的关系。

因此，用于CMOS系列电路时，其不必的输出末端不要悬空，因为悬空的输出末端有可能不存在感应器信号，并有可能导致低低电平的切换。同时，由于切换器件的功耗相当大，故应尽可能使用输入为低的原则。　　1.2低功耗外围器件的搭配　　已完成某种程度的功能，电路的构建形式有多种。

例如，尽量地将嵌入式系统的内部存储器RAM切换为外部的存储器FLASH，因为在某种程度条件下，读书内部RAM比读外部FLASH不会带给更大的功耗。也可以利用分立元件、小规模集成电路，大规模集成电路甚至单片构建。一般来说用于的元器件数量就越较少，系统的功耗就越较低。

因此，不应尽可能用于集成度低的器件，以增加电路中用于元件的个数，增加整机的功耗。　　1.3微处理器的自由选择　　嵌入式微处理器的功率消耗在嵌入式系统中占据相当大的部分，所以，自由选择适合的处理器，对于嵌入式系统的整体功耗具备相当大影响。

微处理器的功耗主要分成两部分：内核功耗Pcore和外部模块控制器功耗Pio，总功耗相等两者之和，即P=Pcore+Pio。对于Pcore，其关键在于供电电压和时钟频率的强弱；而对于Pio，除了各个专门I/O控制器的功耗外，还有地址/数据总线宽度，因为总线宽度就越长，处置能力越大，功耗也越大。所以降低功耗，必须让总线位数变宽。

本文来源：博亚体育app下载官网-www.18731724839.com